[주요업무]
카메라 및 위성 버스 인터페이스 기반 설계 및 연동
프로세서 및 주변 메모리 제어 로직을 MCU+FPGA (FPGA SoC)를 이용하여 구현
FPGA (FPGA SoC) 기반 디지털 하드웨어 개발 (Verilog HDL/VHDL) 로직 설계
하드웨어 통합 검증 테스트 환경 구축
소프트웨어, 펌웨어 개발 팀과의 협업


[자격요건]
VHDL, Verilog HDL 설계 경험 2~3년 이상
여러 IP 설계 및 검증 경험자 (통신, 메모리 제어 관련)
연동 시스템의 인터페이스를 이해하고 제어할 수 있는 분
문제를 능동적으로 정의하고 해결해 나가는 분
고객이 필요로 하는 것을 만들고자 하시는 분
일의 우선순위를 정하고 중요한 일에 몰입하는 분
점진적으로 끊임없이 제품을 개선해 나가고자 하는 분


[우대사항]
I2C, SPI, ethernet, USB, LVDS, CAN, RS422, RS485, ARM BUS 설계 유경험자
C++, Python 언어에 익숙하신 분 (모듈 단위/통합 테스트)
High-level Synthesis (HLS)를 이용한 신호처리 경험
유관산업 근무 경험
전자공학 / 컴퓨터공학 전공자
석사 및 박사 학위 보유자